基于FPGA和DDS技術(shù)的激光測(cè)距儀

摘要：針對(duì)傳統(tǒng)的相位式激光測(cè)距儀電路設(shè)計(jì)復(fù)雜、精度難以保證的缺點(diǎn)，把現(xiàn)場(chǎng)可編程邏輯門陣列(FPGA)器 件和直接數(shù)字頻率合成(DDS)信號(hào)發(fā)生技術(shù)應(yīng)用于傳統(tǒng)的相位式激光測(cè)距儀的電路設(shè)計(jì)中，實(shí)現(xiàn)了一種結(jié)構(gòu)簡(jiǎn)單、體積 小、可靠性高的短程激光測(cè)距系統(tǒng)，測(cè)量精度為cm量級(jí)。對(duì)測(cè)距系統(tǒng)誤差的主要來源和進(jìn)一步研究的方向進(jìn)行了分析。 電容表| 電力分析儀| 諧波分析儀| 發(fā)生器| 多用表| 驗(yàn)電筆| 示波表| 電流表| 鉤表| 測(cè)試器| 電力計(jì)| 電力測(cè)量?jī)x| 光度計(jì)| 電壓計(jì)| 電流計(jì)| 

 0 引 言 相位法是激光測(cè)距的主要方法之一，它主要是 利用發(fā)射的調(diào)制光波和被目標(biāo)反射的接收光波之間 的相位差包含的距離信息來實(shí)現(xiàn)對(duì)被測(cè)目標(biāo)距離的 測(cè)量，屬于測(cè)距方法中的激光飛行時(shí)間(TOF)測(cè)距法。脈沖填充法是最簡(jiǎn)單和常見的相位測(cè)量 法，脈沖填充相位激光測(cè)距儀的關(guān)鍵在于調(diào)制頻率 的精度、穩(wěn)定性以及填充脈沖的頻率。傳統(tǒng)的激光 測(cè)距儀由于采用分立元件，電路結(jié)構(gòu)復(fù)雜，體積大， 設(shè)計(jì)繁瑣，而且很難保證激光調(diào)制頻率的精度、穩(wěn)定 性以及達(dá)到更到的脈沖填充頻率。本文采用了新型 的FPGA器件和DDS器件設(shè)計(jì)實(shí)現(xiàn)了相位激光測(cè) 距系統(tǒng)，較好地克服了分立元件電路的缺點(diǎn)。
DDS技術(shù)即直接數(shù)字頻率合成(Direct Digital Synthesis)技術(shù)是一種新興的頻率合成技術(shù)，與傳統(tǒng) 的PLL頻率合成技術(shù)相比，具有高穩(wěn)定性、低漂移 和高分辨率的特點(diǎn)，其頻率分辨率能夠達(dá)到0． 001Hz量級(jí)[3_ 3，這對(duì)于需要產(chǎn)生高穩(wěn)定性、高精度的 相位激光測(cè)距系統(tǒng)是非常有利的�，F(xiàn)場(chǎng)可編程邏輯 門陣列FPGA是數(shù)字電子技術(shù)發(fā)展的方向，并且隨 著成本的不斷降低，原來屬于高端產(chǎn)品的FPGA越 來越多地應(yīng)用于無線通信、信號(hào)處理的邏輯控制，以 及各種軍事應(yīng)用領(lǐng)域�，F(xiàn)今流行的FPGA芯片大 多帶有片內(nèi)PLL模塊，可以在較低的全局時(shí)鐘輸入 時(shí)通過片內(nèi)倍頻產(chǎn)生高頻率的填充脈沖，有利于提 高相位測(cè)距法的精度，同時(shí)FPGA器件因其靈活的 現(xiàn)場(chǎng)可編程性和在線重新配置等特點(diǎn)，可以大大縮 短設(shè)計(jì)周期，并減小系統(tǒng)的體積。

1 激光相位測(cè)距法的原理 激光相位測(cè)距法是通過對(duì)光強(qiáng)度進(jìn)行調(diào)制實(shí)現(xiàn) 的。設(shè)調(diào)制頻率為廠，則調(diào)制波長(zhǎng)為 其中C為光在介質(zhì) 中的速度。 如圖1所示，調(diào) 制波從A 點(diǎn)發(fā)出， 到達(dá)B 點(diǎn)被反射 回。再回到A 點(diǎn)被 接收。A 是A點(diǎn)對(duì)B的鏡像，光波行進(jìn)的路程就可以看作是M 兩點(diǎn)間的距離L。設(shè)所用的時(shí)間為t， 光波相位改變?yōu)?，得到下面兩個(gè)式子 L = ct (2) z= (3) 綜合以上兩式，得到A，B間距離D 和相位的關(guān)系 式 D=吉L=號(hào) (4) 2 系統(tǒng)組成和DDS和FPGA應(yīng)用 圖2是本文所采用的測(cè)距系統(tǒng)框圖。由FP(、A 控制DDS 芯片產(chǎn)生調(diào) 制信號(hào)(本 文為3MHz) 并通過調(diào)制 電路單元調(diào) 制半導(dǎo)體激 光器光強(qiáng)。 激光器發(fā)出 示單 lAT89s52 兀H攀} l豢 匿 囊 的光經(jīng)測(cè)距合作目標(biāo)返回后由接受單元(PIN二極 管)轉(zhuǎn)化為電信號(hào)，這一路的信號(hào)就帶有距離的相位 信息。

通過把帶有距離信息的這一路信號(hào)和DDS 初始產(chǎn)生的信號(hào)進(jìn)行相位比較，可以得到相位差信 號(hào)從而算出距離。 在這個(gè)過程中用到了差頻測(cè)相_5j，差頻測(cè)相的 實(shí)質(zhì)就是把對(duì)兩個(gè)高頻信號(hào)相位差的測(cè)量轉(zhuǎn)變?yōu)閷?duì) 兩個(gè)低頻信號(hào)相位差的測(cè)量．本文通過兩個(gè)DDS分 別產(chǎn)生了3MHz和3MHz+lkHz的信號(hào)，通過混頻 單元，在保證相位差不變的情況下，把對(duì)兩個(gè)3MHz 信號(hào)的測(cè)量轉(zhuǎn)化為對(duì)差頻lkHz信號(hào)的測(cè)量。 本文采 用了脈沖填 充相位測(cè)量 方法，如圖3 所示，e 和 e 是兩路待 測(cè)正弦信號(hào) CP 圖3 脈沖填充法原理圖 (經(jīng)過混頻后的低頻信號(hào))，分別經(jīng)過零整形電路后 變成方波，送入RS觸發(fā)器的S端和R端，由于e 和 存在相位差，RS觸發(fā)器Q端輸出方波的脈寬 對(duì)應(yīng) 和 之間的相位差△ ，稱為相位方波，用 此方波去控制與門的開啟，在與門開啟期間，基準(zhǔn)填 充脈沖經(jīng)與門輸出，在一個(gè)信號(hào)周期內(nèi)，與門輸出的 380 脈沖個(gè)數(shù)對(duì)應(yīng)了 和 的相位差 6。圖3中虛線 框內(nèi)的部分在本文中均由FPGA實(shí)現(xiàn)。 本系統(tǒng)中采用AD公司的新一代的頻率合成器 件AD9850，AD9850是AD公司生產(chǎn)的最高時(shí)鐘為 125MHz、采用先進(jìn)的CMOS技術(shù)的直接頻率合成 器．AD9850的DDS系統(tǒng)包括相位累加器和正弦查 找表，其中相位累加器由一個(gè)加法器和一個(gè)32位相 位寄存器組成，相位寄存器的輸出與外部相位控制 字(5位)相加后作為正弦查找表的地址。正弦查找 表實(shí)際上是一個(gè)相位／幅度轉(zhuǎn)換表，它包含一個(gè)正弦 波周期的數(shù)字幅度信息，每一個(gè)地址對(duì)應(yīng)正弦波中 0�！�360。范圍的一個(gè)相位點(diǎn)。查找表把輸入地址的 相位信息映射成正弦波幅度信號(hào)，然后驅(qū)動(dòng)10位的 D／A轉(zhuǎn)換器，輸出2個(gè)互補(bǔ)的電流，其幅度可通過 外接電阻進(jìn)行調(diào)節(jié)。為了得到更純凈的頻率，一般 輸出頻率應(yīng)控制在輸入時(shí)鐘的33％以下 。 AD9850共有40位的控制字，32位用于頻率控 制，5位用于相位控制，1位用于電源休眠控制，2位 用于工作方式選擇。這40位的控制字可以通過串 行或并行方式輸入到AD9850。本文選擇了并行方 式輸入。 如圖4是D3 AD9850 的管D 腳圖，D0，D1， LSBDO ⋯ 。D7為芯呂孑 片的8位數(shù)據(jù) 并行輸入管CLKIN 腳。圖5是并 AVGNDD 行方式下單片oouRTSVBT 機(jī)和AD9850 QOUT 連接圖。在并 行輸入方式 固D4 PlD5 D6 園lD7 MSB／SERIAL AD9850 DGND I Q△旦 ToPVIEW 23fDVDD (Notto 2習(xí)RESET Scale) 1lloUT 翮IoUTB T硐AGND 網(wǎng)AVDD DACBL(NC) 同VINP l5lVINN 圖4 AD9850管腳圖 下，AD9850的8位數(shù)據(jù)端口和單片機(jī)的P1端口連 接。單片機(jī) R(P3．7)端口與W—CLK連接，／RE) (P3．6)端口與FQ-LID連接。由單片機(jī)控制把40 位的控制字分5次，每次8位輸入到AD9850，從而 產(chǎn)生需要的特定頻率和相位的信號(hào)。 表1為并行輸入時(shí)40位控制字的排列表，其中 從w1到w4為32位的頻率控制字。如選用20M 的晶振作為頻率源，則輸出頻率為 fo． = (5) M 是由32位頻率控制字決定的值。 本文需要發(fā)生3MHz和3MHz+lkHz的信號(hào)， 由(5)式則對(duì)應(yīng)的32位頻率控制字M 分別應(yīng)該取第3期 劉川，等： 基于FPGA和DIXS技術(shù)的激光測(cè)距儀 圖5 單片機(jī)與AD9850連線圖(并行輸入方式) 00100110011001100110011001100110(2進(jìn)制)和 00l0011001101001 10101 1010100001 1(2進(jìn)制)。用 單片機(jī)的分別控制AD9850芯片W—CLK，F(xiàn)Q一1513， 時(shí)序如圖6。每個(gè)w—CLK上升沿寫入一次8位控 制字，共寫入5次，存放在片內(nèi)寄存器。然后在FQ— LID上升沿把總的40位的控制字寫入并更新 AD9850輸出信號(hào)頻率。(程序略) 表1 控制字功能 控制字 W0 W1 W2 W3 W4 Data7 相位一4 頻率一31 頻率一23 頻率一15 頻率一7 Data6 相位一3 頻率一30 頻率～22 頻率一14 頻率一6 Data5 相位一2 頻率一29 頻率一21 頻率一13 頻率一5 Data4 相位一1 頻率一28 頻率一2O 頻率一12 頻率一4 ta3 相位一0 頻率一27 頻率一19 頻率一11 頻率一3 Data2 電源休眠 頻率一26 頻率一18 頻率一10 頻率一2 Datal 工作方式 頻率一25 頻率～17 頻率一9 頻率一1 ta0 工作方式 頻率一24 頻率一16 頻率一8 頻率一0 FQ·UD REFCLK w0 fI)s o k 1 ， }| r．]廠]r-]：廠]r_] 叫 fw。 r D卜 }．—一tl ii———— —一^L————’{ 圖6 AD9850控制字寫入時(shí)序(并行方式) 系統(tǒng)采用的FPGA芯片是Altera公司的cy。 clone系列芯片EP1C60240C8，內(nèi)部自帶2個(gè)PLL 模塊[8I。可以方便的進(jìn)行信號(hào)的倍頻。選取 251VlHz的晶振輸出作為時(shí)鐘，通過片內(nèi)PLL二倍 頻，可以達(dá)到501VlHz的脈沖 填充頻率，在具體應(yīng)用中，每 次對(duì)10方波進(jìn)行填充，然后 求得平均值，從而減小隨機(jī) 誤差。

3 實(shí)驗(yàn)和測(cè)量結(jié)果 圖7 光路示意圖 本系統(tǒng)采用650nm的半導(dǎo)體激光器作為光源， 功率為5mw，自帶聚焦透鏡。系統(tǒng)的光路原理圖如 圖7。 光源發(fā)出的光經(jīng)分光鏡一路射向測(cè)距目標(biāo)處反 射鏡，經(jīng)反射回來達(dá)到探測(cè)器；另一路直接到達(dá)探測(cè) 器。這兩路信號(hào)的相位差即包含了距離信息。實(shí)驗(yàn) 對(duì)200mm～1200mm中間取了6個(gè)點(diǎn)進(jìn)行測(cè)量，結(jié) 果如表2。 表2 實(shí)驗(yàn)結(jié)果 ～ ＼ 距離 20cm 40cm 60cm 80cm 100cm 120cr~ ＼ 1st 21．2 42．2 61．2 80．9 101 5 l18，7 2nd 20．7 41．5 61．8 81．4 1o0 8 119，4 3rd 22．1 39．5 60．9 82．3 99．6 l18 8 4th 19．8 39．9 60．1 81．2 98．4 l19．1 5th 20．1 40．6 60．4 80．7 98．9 120．3 6th 19．1 42．1 59．5 79．6 98．1 121．4 7th 18．3 39．1 59．8 80．8 99．7 122，3 8th 19．6 39．7 58．7 80．4 1o0．5 121．4 20．1 40．6 60．3 80．9 99．7 120，2 標(biāo)準(zhǔn)不確定度 ，=[ 0．4257 0．4304 0．3515 0．2767 0．42：Ij 0．4883 Σ( )] 根據(jù)表中結(jié)果進(jìn)行分析，采用擴(kuò)展不確定度取 包含因子k=3，置信概率99％，得到各個(gè)距離擴(kuò)展 不確定度的最大值3×0．4883~1．5cm，在所測(cè)的數(shù) 據(jù)范圍，系統(tǒng)測(cè)量精度為D±1．5cm_9 J，另外，試驗(yàn) 測(cè)得系統(tǒng)的分辨力即靈敏度在lcm左右。接下來 進(jìn)行誤差的來源分析，對(duì)(4)式進(jìn)行全微分 dD ： D dc — D +D (6) c J 誤差累積可以得到 ： [( ( (警 D (7) 式中MD為測(cè)距誤差；優(yōu) ，mf，優(yōu) 分別為介質(zhì)中光 速誤差、調(diào)制頻率誤差和測(cè)相誤差；D為測(cè)量距離。 由于 很小(10 量級(jí))[ ，最后精度的保證主要 是控制調(diào)制頻率誤差和測(cè)相誤差。 DDS芯片的使用可以有效控制調(diào)制頻率誤差 在0。01Hz量級(jí)甚至更小，從而使調(diào)制頻率誤差的 影響非常小(約在10一 ～10 量級(jí))，誤差的主要來 源為測(cè)相誤差。 測(cè)相中，用50MHz的高頻脈沖對(duì)lkHz的低頻 脈沖進(jìn)行填充，理論上總存在±l脈沖的填充誤差， 即對(duì)應(yīng)lmm的誤差，這個(gè)誤差是一個(gè)系統(tǒng)誤差，比 最后精度小很多，不是誤差的主要來源。通過對(duì)整 個(gè)系統(tǒng)進(jìn)行分析，測(cè)相誤差的主要來源是圖2和圖 3中的整形過程，整形其實(shí)就是把正弦波通過過零 比較器變成1vrL電平方波的過程。在這個(gè)過程中由于兩路信號(hào)的幅度差 異以及過零比較器的觸 發(fā)電平變化造成的非過 零觸發(fā)(如圖6)。 將對(duì)最后結(jié)果帶來 較大的誤差。如圖8非 過零誤差使得本來沒有 圖8 非過零觸發(fā)示意圖 相位差的信號(hào)產(chǎn)生了相位差，在高頻脈沖填充的情 況下，這個(gè)誤差可以達(dá)到十幾個(gè)脈沖，即厘米量級(jí)， 且是一個(gè)隨機(jī)的誤差。研究的方向可以放在進(jìn)一步 研究過零觸發(fā)后的信號(hào)處理方法，進(jìn)一步減小過零 誤差。

4 結(jié)論 本文把FPGA芯片和DDS芯片應(yīng)用于激光相 位測(cè)距系統(tǒng)，產(chǎn)生了高穩(wěn)定度的激光調(diào)制信號(hào)，在不 改變?nèi)�局時(shí)鐘的條件下，大大提高了填充脈沖精度， 從而有效的保證了系統(tǒng)的測(cè)量精度。但由于脈沖填 充法本身的局限性，需要進(jìn)行由正弦波到方波的二 值化處理，系統(tǒng)的測(cè)量精度受到了限制，為cln量 級(jí)，研究的方向可以放在進(jìn)一步研究過零整形后的 測(cè)相方法，減小過零整形過程中的誤差，從而進(jìn)一步 提高精度。